This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

- (54) POLYSILICON THIN FILM TRANSISTOR INTEGRATED CIRCUIT, IMAGE SENSOR, LIQUID CRYSTAL DISPLAY, SEMICONDUCTOR MEMORY DEVICE, AND MANUFACTURE THEREOF
- (11) 6-112490 (A)
- (43) 22.4.1994 (19) JP
- (21) Appl. No. 4-282351 (22) 28.9.1992
- (71) SEMICONDUCTOR ENERGY LAB CO LTD (72) ISAMU KOBORI
- (51) Int. Cl⁵. H01L29/784,G02F1/136,H01L27/146

PURPOSE: To enable a TFT high in mobility and low in leakage current to be easily mass-produced by a method wherein at least the active layer of one of P-channel type polysilicon thin film transistors is set smaller in oxygen or nitrogen concentration than a specific value, and those of the other transistors are set larger than the specific value.

CONSTITUTION: A base oxide film 102 is deposited on a substrate 101, an N-type region 114 and P-type regions 113 and 115 are formed thereon, and active layers 116, 117, and 118 are formed at the same time. The active layers 116 and 117 are set smaller than 1018cm.3 in oxygen or nitrogen concentration, and on the other hand, the active layer 118 is set above 1018cm 1 in oxygen or nitrogen concentration. By this setup, TFTs of two kinds, one high in mobility and the other high in leakage current, can be separately mass-produced with ease - by minimally changing manufacturing processes.





(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-112490

(43)公開日 平成6年(1994)4月22日


(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
HO1L 29/78- G02F 1/136	5 0 0	9018 – 2 K		
H 0 1 L 27/146	; ;	9056 – 4 M 7210 – 4 M		29/ 78 3 1 1 H 27/ 14 C
(21)出願番号	持願平4-282351		審查請求 未請分	請求項の数5(全 9 頁) 最終頁に続く000153878
(22)出願日	平成4年(1992)9月28日		(72)発明者	株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 小堀 勇
			(15/76918	神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
			1 1 1	· .


(54)【発明の名称】 ポリシリコン薄膜トランジスタ集積回路、イメージセンサ、液晶ディスプレー、半導体メモリー 装置およびその製造方法

(57)【要約】

【目的】 薄膜状絶縁ゲイト型半導体装置を用いて、ダ イナミック駆動をおこなう集積回路の最適な構成および プロセスを提供する。

【構成】 薄膜状絶縁ゲイト型トランジスタを有するダ イナミック回路を構成する際に、リーク電流の小さなT FTを形成するために、PMOSを使用し、かつ、その 活性層に酸素もしくは窒素を1018cm-3以上ドーピン グするとともに、その他の高速動作を要求されるTFT では、酸素および窒素の濃度はいずれも1018 c m-3以 下とする。





1

【特許請求の範囲】

【請求項1】 同一基板上に少なくとも2つのPチャネル型ポリシリコン薄膜トランジスタを有する集積回路において、

そのうちの少なくとも1つのPチャネル型ポリシリコン 薄膜トランジスタはその活性層中の酸素もしくは窒素の 濃度がいずれも10¹³ cm³以下であることと、他のP チャネル型ポリシリコン薄膜トランジスタの活性層中の 酸素もしくは窒素のいずれかの濃度が10¹³ cm⁻³以上 であること、

を特徴とするポリシリコン薄膜トランジスタ集積回路。

【請求項2】 同一基板上に形成された複数の薄膜トランジスタによって構成されたイメージセンサーの駆動回路において、

信号出力段の薄膜トランジスタがPチャネル型であり、その活性層中の酸素もしくは窒素いずれかの濃度が10 t3 c m·3以上であることと、

他のPチャネル型ポリシリコン薄膜トランジスタの活性 層中の酸素もしくは窒素の濃度がいずれも10¹³ c m⁻³ 以下であること、

を特徴とするイメージセンサー。

【請求項3】 薄膜トランジスタによって構成されたアクティブマトリクス領域とその駆動回路を同一基板上に有する液晶ディスプレー装置において、

アクティブマトリクスを構成する薄膜トランジスタがPチャネル型であり、その活性層中の酸素もしくは窒素いずれかの濃度が10¹³ cm⁻³以上であることと、周辺回路を構成するリシリコン薄膜トランジスタの活性層中の酸素もしくは窒素の濃度がいずれも10¹⁸ cm⁻³以下であること、

を特徴とする液晶ディスプレー。

【請求項4】 絶縁表面上に形成された萪膜トランジスタを有する半導体メモリー装置において、その周辺回路はN型およびP型の萪膜トランジスタによって形成され、メモリー系子領域は、P型の萪膜トランジスタによって形成され、各萪膜トランジスタのゲイト電極がビット線に、その不純物領域(ソース、ドレイン)の一方がワード線に接続され、他の不純物領域はキャパシタに接続されたことを特徴とする半導体メモリー装置において、

メモリー素子領域の薄膜トランジスタの活性層中の酸素 もしくは窒素いずれかの浪度が10¹⁸ c m⁻¹以上である こと、

を特徴とする半導体メモリー装置。

【請求項 5 】 絶縁表面上に酸素もしくは窒素の濃度がいずれも 10^{13} c m^{-3} 以下のアモルファスもしくはそれと同等な低い結晶性を有する半導体被膜を形成する工程と、

前記半導体被膜に選択的に酸素もしくは窒素の一方あるいは双方を導入して、その過度を10¹³cm⁻³以上にす 50

る工程と、

熱アニールによって、前記半導体被膜を結晶化せしめる 工程と、

前記半導体をパターニングして複数の島状領域を形成する工程と、

前記島状領域にゲイト電極を設ける工程と、

前記島状領域に選択的に、あるいは自己**整合的**に不純物 を導入して不純物領域(ソース、ドレイン)を形成する 工程とを有することを特徴とする薄膜トランジスタ集積 10 回路の作製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路とその作製方法に関する。具体的には、液晶表示装置やダイナミックRAM(DRAM)のように、マトリクス構造を有し、スイッチング素子としてMOS型もしくはMIS(金属ー絶縁体ー半導体)型電界効果型素子(以上を、MOS型素子と総称する)を有し、ダイナミックな動作をおこことを特徴とするマトリクス装置(電気光学表のためのことを特徴とするマトリクス装置(電気光学表のためでは、半導体メモリー装置を含む)、およびそのための動回路、あるいはイメージセンサーのような集和化本発動回路、あるいはイメージセンサーのような集和化本発明は、MOS型素子として絶縁表面上に形成された発明は、MOS型素子として絶縁表面上に形成された発明は、が関トランジスタの活性層がポリシリコンな膜トランジスタを有する装置に関する。

[0002]

【従来の技術】最近、絶縁基板上に、 戸膜状の活性層 30 (活性領域ともいう)を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、 戸膜状の絶縁ゲイトトランジスタ、いわゆる戸膜トランジスタ (TFT)が熱心に研究されている。 これらは、 透明な絶縁基板状に形成され、マトリクス構造を有する液晶等の表示装置において、 各画素の制御用に利用すること、 あるいは同じく 絶縁基板状に形成されたイメージセンサーの駆動回路に利用することが目的であり、 利用する半導体の材料・結晶状態によって、 アモルファスシリコン TFT やポリシリコン (多結晶シリコンともいう) TFTというように 40 区別されている。

【0003】もっとも、最近ではポリシリコンとアモルファスの中間的な状態を呈する材料も利用する研究がなされている。中間的な状態については議論がなされているが、本明細書では、何らかの熱的プロセス、例えば、450℃以上の温度での熱アニールやレーザー光等の強力なエネルギーを照射すること、によって何らかの結晶状態に達したものを全てポリシリコンと称することとする。

【0004】また、単結晶シリコン集積回路においても、いわゆるSOI技術としてポリシリコンTFTが用

いられており、これは例えば高集積度SRAMにおいて、負荷トランジスタとして使用される。但し、この場合には、アモルファスシリコンTFTはほとんど使用されない。

【0005】さらに、絶縁基板上の半導体回路では、基板と配線との容量結合がないため、非常な高速動作が可能であり、超高速マイクロプロセッサーや超高速メモリーとして利用する技術が提案されている。

【0006】一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるTF 10 Tには利用できない。また、アモルファスシリコンでは、P型の電界移動度は著しく小さいので、Pチャネル型のTFT (PMOSのTFT) を作製することができず、したがって、Nチャネル型TFT (NMOSのTFT) と組み合わせて、相補型のMOS回路 (CMOS)を形成することができない。

【0007】しかしながら、アモルファス半導体によって形成したTFTは〇FF電流が小さいという特徴をやつ。そこで、マトリクス規模の小さい液晶ディスプレーのアクティブマトリクスのトランジスタのように、それほどの高速動作が要求されず、一方の導電型だけで十分であり、かつ、電荷保持能力の高いTFTが必要とななり、かつ、電荷保持能力の高いTFTが必要とななり、より高速はであるには利用されている。しかしながら、より高速なでは、アモルファスシリコンTFTを利用することは困難であった。また、当然のことながら、高速動作が要求動回路でイメージセンサーの駆動ではは利用できなかった。また、同じくマトリクス構成であるとはいえ、半導体メモリー装置に利用することも困難であった。

【0008】一方、多結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。例えば、レーザーアニールによって再結晶化させたシリコン膜を用いたTFTでは、電界移動度として300cm²/Vsもの値が得られている。通常の単結晶シリコン基板上に形成されたMOSトランジスタの電界移動度が500cm²/Vs程度であることからすると、極めて大きな値であり、単結晶シリコン上のMOS回路が基板と配線間の寄生容量によって、動作速度が制限されるのに対して、絶縁基板上であるのでそのよりな制約は何ら無く、著しい高速動作が期待されている。

【0009】また、ポリシリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同様に得られるのでCMOS回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路(ドライバー等)をもCMOSの多結晶TFTで構成する、いわゆるモノリシック構造を有するものが知られている。前述のSRAMに使用されるTFTもこの点に注目したもので50

あり、PMOSをTFTで構成し、これを負荷トランジスタとしている。

【0010】また、通常のアモルファスTFTにおいては、単結晶IC技術で使用されるようなセルフアラインプロセスによってソース/ドレイン領域を形成することは困難であり、ゲイト電極とソース/ドレイン領域の幾何学的な重なりによる寄生容量が問題となるのに対し、ポリシリコンTFTはセルフアラインプロセスが採用できるため、寄生容量が著しく抑えられるという特徴を持つ。

【0011】しかしながら、ポリシリコンTFTはゲイトに電圧が印加されていないとき(非選択時)のリーク電流がアモルファスシリコンTFTに比べて大きく、液晶ディスプレーで使用するには、このリーク電流を補うための補助容量を設け、さらにTFTを2段直列にしてリーク電流を減じるという手段が講じられた。

【0007】しかしながら、アモルファス半導体によっ て形成したTFTはOFF電流が小さいという特徴を持 つ。そこで、マトリクス規模の小さい液晶ディスプレー のアクティブマトリクスのトランジスタのように、それ ほどの高速動作が要求されず、一方の導電型だけで十分 であり、かつ、電荷保持能力の高いTFTが必要とされ 【0012】例えば、アモルファスシリコンTFTの高 いOFF抵抗を利用し、なおかつ、同一基板上にモノリ シックに高い移動度を有するポリシリコンTFTの周辺 回路を形成しようとすれば、アモルファスシリコンを形 成して、これに選択的にレーザーを照射して、周辺回路 のみを結晶化せしめるという方法が提案されている。

【0013】しかしながら、現在のところ、レーザー照射プロセスの信頼性の問題(例えば、照射エネルギーの面内均一性が悪い等)から歩留りが低く、また、アクティブマトリクス領域には移動度の低いアモルファスシリコンTFTを使用することになるので、より高度な利用は困難であった。レーザー照射プロセスについては、より信頼性が高く、コストの低い熱アニールが望まれた。30また、製品の付加価値を高める意味から最低でもTFTの移動度は5cm²/Vsが望まれた。

[0014]

【発明が解決しようとする課題】本発明はこのような困難な課題に対して解答を与えんとするものであるが、そのためにプロセスが複雑化し、歩留り低下やコスト上昇を招くことは望ましくない。本発明の主旨とするところは、高移動度が要求されるTFTと低リーク電流が要求されるTFTという2種類のTFTを最小限のプロセスの変更によって、量産性を維持しつつ、容易に作り分けることにある。

[0015]

【問題を解決する方法】本発明の適用される半導体回路は普遍的なものではない。本発明は、特に液晶表示装置等の電界の効果によって光の透過性や反射性が変化する材料を利用し、対向する電極との間にこれらの材料をはさみ、対向電極との間に電界をかけて、画像表示をおこなうためのアクティブマトリクス回路や、DRAMのようなキャパシタに電荷を蓄積することによって記憶を保持するメモリー装置や、同じくMOSトランジスタのMOS構造部をキャパシタとして、あるいはその他のキャ

パシタによって、次段の回路を駆動するダイナミックシ フトレジスタのようなダイナミック回路を有する回路、 さらには、イメージセンサーの駆動回路のようなデジタ ル回路とアナログ的な信号出力を制御する回路とを有す る回路等に適している。特に、ダイナミック回路とスタ テッィク回路の混載された回路に適した発明である。

【0016】従来、高い移動度のTFTを作るためには 含まれる不純物濃度を極力低くすることがなされた。こ れは単結晶状態とは異なって、ポリシリコンでは不純物 によって結晶粒界のエネルギー障壁が低くなるからであ 10 る。本発明人の研究によると、ポリシリコン中に含まれ る酸素もしくは窒素の濃度によって、TFTの特性が変 動することが明らかになった。すなわち、一般に酸素も しくは窒素の濃度が大きくなると、NMOSもPMOS も移動度が低下することが観測された。例えば、ポリシ リコン中の酸素濃度が 9 × 1 0^{1.7} c m⁻³ では、NMO S、PMOSの電界移動度は、それぞれ、42cm²/ Vs、29cm² / Vsであったが、酸素濃度が4×1 0:8 c m⁻³では、NMOS、PMOSの電界移動度は、 した。

【0017】しかしながら、さらに興味深いことには、 酸素もしくは窒素の存在によって、リーク電流はNMO SとPMOSでは全く異なった振る舞いをすることが発 見された。その様子は図1に示されているが、NMOS (図1 (B)) では酸素濃度が9×10¹⁷ c m⁻³ (図中 cと表示した曲線)から4×1018cm-3(図中dと表 示した曲線)へ増加するにしたがって、リーク電流が1 0 p A から 1 0 0 p A (ドレイン電圧+1 V、ゲイト電 圧-10V)へ、1桁増加したのに対して、PMOS (図1(A))では、9×10¹⁷cm⁻³(図中aと表示 した曲線) から4×1018cm-3 (図中bと表示した曲 線) へ増加するにしたがって、10pAから1pA(ド レイン電圧-1V、ゲイト電圧+10V)へ減少したの である。本発明人の研究によれば、酸素もしくは窒素の 浪度が1018cm⁻3の前後で、極めて劇的な変化が生じ ることが明らかになった。

【0018】酸紊凝度の増加とともに移動度がPMO S、NMOS双方において低下したことは、先述の通 り、活性層のポリシリコンの結晶粒界のエネルギー障壁 40 が高くなったためと説明される。一方、リーク電流の変 化については、酸素や窒素が、リン、アンチモン、砒 素、ピスマス等と同様にドナーとして機能することか ら、ポリシリコン活性層が弱いN型として機能するた め、と説明できる。

【0019】本発明は、この特性を利用したもので、高 移動度が要求されるTFTにおいては、活性ポリシリコ ン中の不純物濃度を極力減らす一方、低リーク電流が要 求されるTFTでは、これをPMOSとし、しかも、意 図的に酸素もしくは窒素の濃度を増大せしめ、 $1\ 0^{18}\ c$ 50 がデータ線と画素電極に対して直列に挿入されているこ

m⁻³以上とする。好ましくは10¹³ c m⁻³以上とする。 その際には、移動度の低下が懸念されるが、本発明人の 研究では、移動度の低下はせいぜい50%であり、PM OSにおいても10cm²/Vs以上であるので、本発 明の目的とする各種装置に使用して、十分な特性を得る ことができる。

6

【0020】本発明においては、酸素もしくは窒素の導 入の際に、高移動度TFTの領域をマスクして、酸素も しくは窒素(あるいはその双方)のイオンを導入するこ とによって、上記の構成を成就することを特徴とする。 さらに、その後、熱アニールによって、高移動度TFT と低リーク電流TFTの双方の活性層の結晶化をおこな う。ここで、熱アニールを用いるのは、均一性において 優れているからである。なお、熱アニールの工程は、ゲ イト電極が形成された後でも、ソース/ドレインが形成 された後でも構わない。熱アニールの温度は、基板やそ の他の材料によって制約を受けるが、シリコンや石英を 基板として使用した場合には、最高1100℃の熱アニ ールまで可能である。例えば、典型的な無アルカリガラ それぞれ、36cm²/Vs、22cm²/Vsと低下 20 スであるコーニング社の7059ガラスの場合には、6 50℃以下の温度でのアニールが望ましい。

> 【0021】本発明では、酸素や窒素を導入することに よって活性層の状態を変化させることを特徴とするが、 ここで、注意しなければならないことは、従来のように リンやボロンといったドナーやアクセプターを微量(1 0¹⁷ c m⁻³以下)導入することによるしきい値電圧コン トロールに比して、本発明はその10倍以上もの量を導 入する点で大きな違いがあることである。例えば液晶デ ィスプレーやイメージセンサーでは、基板の典型的な大 きさが従来のICプロセスで使用されていた場合の数倍 であり、例えば、ドーピングという工程にしても、従来 のような質量分離されたイオンを注入するという技術は 使用できない。したがって、10¹⁷ c m⁻³以下の微量ド ーピングはほとんど実施できなかった。したがって、実 質的に従来のようなしきい値電圧コントロールは不可能 であった。

【0022】これに対し、本発明では、1桁以上も大き なドーズ量によって目的を成就するが、そのために量産 性が低下することはほとんどない。しかも、この程度の ドーズ昼の制御は比較的容易であるので、装置のメンテ ナンスや維持費用を考慮すると極めて経済的である。

【0023】本発明の1つの例は、液晶等のアクティブ マトリクス回路の表示部分において、PMOSのTFT をスイッチングトランジスタとして用い、アクティブマ トリクス領域のTFTの活性層中の酸素過度を1018c m-3以上、好ましくは1019cm-3以上とし、一方、周 辺回路に使用されるTFTの活性層中の酸素や窒素の濃 度はいずれも10¹⁸ c m⁻³以下、好ましくは10¹⁷ c m - 3以下とすることである。ここでは、PMOSのTFT

とが必要であり、NMOSのTFTが並列に挿入されて いては、リーク電流が多いためかような表示の目的には 不適切である。しかし、画素のTFT回路においてはP MOSとNMOSのTFTが直列に挿入されている場合 も本発明は含む。もちろん、2つのPMOSのTFTが

並列に挿入されていることも本発明の技術範囲である。

【0024】前記のような表示回路部(アクティブマト リクス)とその駆動回路(周辺回路)とを有する装置に おいて、駆動回路をCMOS回路とすることである。こ ランスミッションゲイトやインバータ回路はСMOS化 されるのが望ましい。そのような装置の概念図を図2 (A) に示した。図には絶縁基板7上にデータドライバ -1とゲイトドライバー2が構成され、また、中央部に PMOSのTFTを有するアクティブマトリクス3が構 成され、これらのドライバー部とアクティブマトリクス とがゲイト線5、データ線6によって接続された表示装 置が示されている。アクティブマトリクス3はPMOS

【0025】ドライバー部のCMOS回路に関しては、 高移動度を得るために活性層における酸素や窒素、炭素 等の不純物の濃度は101%cm-3以下、好ましくは10 17 c m-3以下とすることが望まれる。その結果、例え ば、TFTのしきい値電圧は、NMOSでは0.5~2 V、PMOSでは-0.5~-3V、さらに移動度は、 NMOSでは30~150cm2/Vs、PMOSでは $20\sim100\,\mathrm{cm^2}$ /Vs $\overline{\mathrm{v}}$ s $\overline{\mathrm{v}$ s $\overline{\mathrm{v}}$ s $\overline{\mathrm{v}}$

を有する画素セル4の集合体である。

【0026】一方、アクティブマトリクス部において は、リーク電流が、ドレイン電圧1Vで1pA程度の小 さな素子を単独もしくは複数直列にして用いることによ 30 って、補助容量を小さくすることができ、さらには全く 不必要とすることができた。

【0027】本発明の2つめの例はDRAMのような半 導体メモリーに関するものである。半導体メモリー装置 は、単結晶ICでは既に速度の限界に達している。これ 以上の高速動作をおこなわせるには、トランジスタの電 流容量をより大きくすることが必要であるが、それは消 費電流の一段の増加の原因になるばかりではなく、特に キャパシタに電荷を蓄えることによって記憶動作をおこ 上、拡大できない以上、駆動電圧を上げることによって 対応するしか方法がない。

【0028】単結晶ICが速度の限界に達したといわれ るのは、一つには基板と配線の容量によって、大きな損 失が生じているからである。もし、基板に絶縁物を使用 すれば、消費電流をあげなくとも十分に高速な駆動が可 能である。このような理由からSOI(絶縁物上の半導 体) 構造の I Cが提案されている。

【0029】DRAMにおいても、1Tr/セル構造の

であり、それ以外の構造のDRAM(例えば、3Tr/ セル構造)でも、記憶ピット部のTFTに本発明のリー ク電流の小さいPMOSのTFTを使用する。一方、そ の駆動回路は十分な高速動作を必要とされるので、前記 の液晶表示装置と同様に、活性層の不純物濃度の著しく 小さい素子を用い、また、消費電力を抑制する目的から は同様にCMOS化することが望ましい。

【0030】このような半導体メモリー装置において も、基本的なブロック構成は図2(A)のものと同じで の場合、回路の全てがCMOSである必要はないが、ト 10 ある。例えば、DRAMにおいては、1がコラムデコー ダー、2がローデコーダー、3が記憶素子部、4が単位 記憶ビット、るがピット線、6がワード線、7が(絶 縁)基板である。

> 【0031】液晶表示装置のアクティブマトリクスもD RAMも、いずれもリフレッシュ動作を必要とするもの であるが、そのリフレッシュの期間の間には、画素の容 量やキャパシタの容量に蓄積された電荷が放電してしま わないように、TFTが十分に大きな抵抗として機能す る必要がある。本発明は、このような目的で使用される TFTの活性層中に酸素や窒素を意図的にドープするこ とによって、リーク電流を抑制するのであるが、このド ーピングによって、移動度が低下することは先に述べた 通りである。また、移動度の低下の度合いは、ドーズ量 によって変化するが、本発明を実施しようとする者は、 リーク電流と移動度がその目的に合致するように最適な ドーズ量を選択しなければならないことは言うまでもな

> 【0032】本発明の第3の応用例は、イメージセンサ -等の駆動回路である。図2(B)には、イメージセン サーの1ビットの回路例を示したが、図中のフリップ・ フロップ回路8およびバッファー回路9は、通常、CM OS回路によって構成され、走査線に印加される高速パ ルスに追随できるだけの高速の応答が要求される。一 方、その信号出力段のTFT10は、フォトダイオード によってキャパシターに蓄積された電荷をシフトレジス 夕部8、9からの信号によって、データ線に放出するダ ムの役目を負っている。

【0033】このようなTFT10には、高速応答もさ ることながら、リーク電流の少ないことも要求される。 なうDRAMに関しては、キャパシタの容量をこれ以 40 したがって、このような回路において、回路8、9のT FTの活性層の不純物濃度は10¹⁸ c m⁻³以下、好まし くは1017cm/3以下とすることが望まれる。一方のT FT10においては、窒素もしくは酸素の濃度が10¹⁸ cm⁻³以上であることが望まれる。この場合も、リーク 電流と移動度がその目的に合致するように最適なドーズ 量を選択しなければならないことは言うまでもない。

[0034]

【実施例】 [実施例1] 図3に本実施例を示す。本実 施例は、TFT型液晶表示装置の周辺回路およびアクテ 場合には、先の液晶表示装置と回路構成がほとんど同じ 50 ィブマトリクス領域に低温アニールによるポリシリコン

TFTを使用したものである。

【0035】まず、コーニング7059基板101上 に、スパッタ法によって下地酸化膜102を厚さ20~ 200 n m 堆積した。さらに、その上にモノシランもし くはジシランを原料とするプラズマCVD法もしくは減 圧CVD法によって、アモルファスシリコン膜を厚さ5 0~150 n m 堆積した。このときには、アモルファス シリコン膜中の酸素および窒素の濃度は10¹³ c m⁻²以 下、好ましくは1017cm2以下とする。この目的には 減圧CVD法が適している。本実施例では、酸素濃度は 10 硼素のドーズ量が燐を上回るように設定した。 1017cm2以下とした。このアモルファスシリコン膜 の上に再びスパッタ法によって保護の酸化珪素膜(厚さ 10~50 nm) 105を形成した。その後、周辺回路 領域104をフォトレジスト106等で覆い、アクティ ブマトリクス領域103のみを露出させた。

【0036】そして、イオンドーピング装置によって、 図3 (A) に示すように酸素イオンを照射した。加速エ ネルギーは保護層105の厚さに応じて、10~100 keVとした。ドーズ量は、保護層105の厚さと加速 3の厚さによって最適な値を決定すればよい。例えば、 アモルファスシリコン膜の厚さが100nm、保護層が 25nm、加速エネルギーが50keVのときには、ド ーズ最を5×1013cm⁻²とすることによって、アモル ファスシリコン膜103のほぼ全域にわたって、酸素心 度を5×1013cm3とすることができた。

【0037】次に、フォトレジスト106を除去した 後、600℃で24時間アニールすることによって、ア モルファスシリコン膜の結晶化をおこなった。その後、 これらのSi膜を島状にパターニングし、例えば、図3 30 (B) のように、周辺回路の島状領域107とアクティ ブマトリクス領域の島状領域108を形成した。さら に、これらの島状領域を覆って、スパッタ法によって酸 化珪素膜 (厚さ50~150nm) を形成し、これをゲ イト絶縁腹109とした。その後、厚さ200nm~5 μmのアルミニウム膜を電子ピーム蒸着法によって形成 して、これをパターニングし、各島状領域にゲイト電極 を形成した。

【0038】さらに、基板を電解溶液に浸してゲイト電 た。なお、この際には、特願平4-30220、同4-38637および同4-54322に示される如く、周 辺回路領域のTFTの陽極酸化膜を薄くして移動度を向 上せしめ、また、アクティブマトリクス部のTFTの湯 極酸化膜を厚くしてゲイトリークを防止するという構成 を取ることが望ましいが、本実施例では、いずれも陽極 酸化膜の厚さは200~250nmとした。以上の工程 によって各TFTのゲイト電極部110~112が作製

【0039】その後、イオンドーピング法によって、各 50 た。図2のTF10の活性層には酸素をイオンドーピン

TFTの島状シリコン膜中に、ゲイト電極部(すなわち ゲイト電極とその周囲の陽極酸化膜) をマスクとして自 己整合的に不純物を注入した。この際には、最初に全面 にフォスフィン (PH₃) をドーピングガスとして燐を 注入し、その後、図の島状領域107の右側のみをフォ トレジストで覆って、ジボラン(B2 Ha) をドーピン グガスとして、島状領域107の左側とアクティブマト リクス領域に硼素を注入した。ドーズ量は、燐は2~8 ×10¹⁵ c m⁻²、 硼素は4~10×10¹⁵ c m⁻²とし、

10

【0040】ドーピング工程によって、シリコン膜の結 晶性が破壊されるが、そのシート抵抗は1kΩ/□程度 とすることも可能であった。しかし、この程度のシート 抵抗では大きすぎる場合には、さらに、600℃で2~ 24時間アニールすることによって、より、シート抵抗 を低下させることが可能である。

【0041】以上の工程によって、N型の領域114、 および P型の領域 113、115 が形成された。これら の領域のシート抵抗は200~800Ω/□であった。 エネルギー、および下地のアモルファスシリコン膜10 20 また、同時に活性層116~118も形成されたが、こ のうち、活性層116と117においては、窒素、酸 素、炭素の心度は10¹⁷ c m⁻³以下であり、一方、活性 層118は図3(A)の工程によって、酸素の濃度が5 ×10¹³ cm⁻³にまで高められている。その後、全面に **眉間絶縁物119として、スパッタ法によって酸化珪素** 膜を厚さ300~1000nm形成した。これは、プラ ズマCVD法による酸化珪素膜であってもよい。特に、 TEOSを原料とするプラズマCVD法ではステップカ バレージの良好な酸化珪素膜が得られる。

【0042】その後、画案電極120として、スパッタ 法によってITO膜を形成し、これをパターニングし た。そして、TFTのソース/ドレイン(不純物領域) にコンタクトホールを形成し、クロム配線121~12 4を形成した。図3(D)には左側のNTFTとPTF Tでインバータ回路が形成されていることが示されてい る。配線121~124は、シート抵抗をさげるためク ロムあるいは窒化チタンを下地とするアルミニウムとの 多層配線であってもよい。最後に、水素中で350℃で 2時間アニールして、シリコン膜のダングリングボンド 極に電流を通じ、その周囲に陽極酸化物の層を形成し 40 を減らした。以上の工程によって周辺回路とアクティブ マトリクス回路を一体化して形成できた。

> 【0043】〔実施例2〕 絶縁基板上にフォトダイオ ードとTFT駆動回路が一体化して形成されたイメージ センサーの駆動回路において、シフトレジスタ部分をC MOSのTFT回路で、シフトレジスタからの信号によ って蓄積電荷を制御するTFTをPMOSのTFTで構 成した。これらのTFTには低温アニールによるポリシ リコンTFTを使用した。その構成例は図2(B)に示 される。プロセスは実施例1とほぼ同様なものを採用し

グによって注入し、その濃度を2×10mcm3とし た。他のTFTにおいては、酸素、窒素および炭素の濃 度は1×100cmの以下とした。これによって、フォ トダイオードによって蓄積された電荷の収集能力の高い イメージセンサーを作製することができた。

11

[0044]

【発明の効果】以上の説明からも明らかなように、本発 明は、従来のポリシリコンTFTの作製プロセスにおい て、酸素もしくは窒素を選択的にシリコン中に導入する ための工程を設けるという、最小の変更によって、課題 10 を解決することができた。

【0045】本発明によって、特にダイナミックな回路 およびそのような回路を有する装置の信頼性と性能を高 めることができた。従来、特に液晶表示装置のアクティ ブマトリクスのような目的に対してはポリシリコンTF TはON/OFF比が低く、実用化にはさまざまな困難 があったが、本発明によってそのような問題はほぼ解決 されたと思われる。さらに、実施例2に示したように絶 緑基板上のイメージセンサーの駆動回路にも利用でき る。実施例では示さなかったが、単結晶半導体集積回路 20 の立体化の手段として用いられるTFTにおいても本発 明を実施することによって効果を挙げられることは明白 であろう。

【0046】例えば、周辺論理回路を単結晶半導体上の 半導体回路で構成し、その上に層間絶縁物を介してTF Tを設け、これによってメモリー素子部を構成すること もできる。この場合には、メモリー素子部を本発明のP MOSのTFTを使用したDRAM回路とし、その駆動 回路は単結晶半導体回路にCMOS化されて構成されて いる。しかも、このような回路をマイクロプロセッサー 30 に利用した場合には、メモリー部を2階に上げることに なるので、面積を節約することができる。このように本 発明は産業上、極めて有益な発明であると考えられる。

【図面の簡単な説明】

【図1】 (A) NMOSのTFTのゲイト電圧-ドレ イン電流特性を示す。

12

(B) PMOSのTFTのゲイト電圧-ドレイン電流特 性を示す。

(いずれも、横軸はゲイト電圧(Vc)、縦軸はドレイ ン電圧(V。)

【図2】 (A) 本発明をアクティブマトリクス装置に 応用した場合のプロック図を示す。

(B) 本発明をイメージセンサーの駆動回路に応用した 場合の回路例を示す。

【図3】 実施例の工程を示す。


【符号の説明】

1 0 1	絶縁基板
1 0 2	下地酸化膜
103	半導体領域(マトリクス領域)
104	半導体領域(周辺回路領域)
1 0 5	保護絶縁膜
1 0 6	マスク(フォレジスト)
107	岛状半導体領域(周辺回路用)
108	島状半導体領域(マトリクス用)
1 0 9	ゲイト絶縁膜
1 1 0	ゲイト電極 (PTFT用)
1 1 1	ゲイト電極 (NTFT用)
1 1 2	ゲイト電極(アクティブマトリクスT
FT用)	
113.115	P型不純物領域
114	N型不純物領域
116~118	活性層


層間絶縁物 1 1 9

> 画素電極(ITO) 120

121~124 金属配線



【図3】



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号 9056-4M FΙ

H 0 1 L 29/78

技術表示箇所

311 C